Bienvenidos

Bienvenido/a al sitio, en el que encontrarás abundante información sobre el apasionante mundo de la Electrónica, este espacio se mantiene en constante actualización, por lo que no podes dejar de visitarlo, los temas que por el momento se encuentran disponibles son los siguientes:

Teoría de Electrónica

• Análisis de Circuitos por el Método de Mallas
• Analisis de Circuitos por el Metodo de Tensiones en los Nudos
• Analisis de Circuitos por Variables de Rama
• Dispositivos Electrónicos
• Elementos Ideales
• Elementos Reales
• Energía y Potencia
• Formas de Onda
• Teoremas Utilizados en Teoria de Circuitos
• Teoría de Circuitos

Circuitos y Esquemas

• Circuitos de Alarma y Seguridad
• Circuitos de Amplificadores
• Circuitos de Amplificadores Instrumentales
• Circuitos de Atenuadores
• Circuitos de Audio
• Circuitos de Comparadores
• Circuitos de Computación
• Circuitos de Control Remoto
• Circuitos de Conversores AD
• Circuitos de Convertidores
• Circuitos de Decodificadores
• Circuitos de Display
• Circuitos de Fibra Optica
• Circuitos de Filtros
• Circuitos de Fotografia
• Circuitos de Frecuencia
• Circuitos de Fuentes de Corriente
• Circuitos de Indicadores
• Circuitos de Infrarojo
• Circuitos de Intercomunicación
• Circuitos de Juegos
• Circuitos de Línea Eléctrica
• Circuitos de Luces
• Circuitos de Modelismo
• Circuitos de Osciloscopio
• Circuitos de Telefonía
• Circuitos de Voz

Componentes Electrónicos

• Resistencias

Espero que sea de tu agrado.

Seguir leyendo

Introducción al Diseño de Circuitos VLSI

El proceso de fabricación de circuitos integrados involucra una serie de etapas claves como fotografía, alineación y transferencia de complejos patrones de diseño sobre la oblea de silicio (wafer) utilizada para la construcción de los dispositivos.
Los procesos actuales de fabricación incluyen entre 15 y 20 pasos separados de patrones (patterns) para definir los transistores, diodos, resistores, y diversos niveles de interconexiones eléctricas.

Proceso de fotolitografía y transferencia de patrones

Para transferir patrones desde una placa óptica o máscara (mask) a una película fotosensible (photoresist) que cubre la superficie superior de la oblea se usa una transportadora de oblea (wafer stepper). La misma va colocando la oblea frente al sistema óptico que graba la imagen sobre cada chip que va a tener la oblea.
La Fig. 1 muestra la exposición de una imagen de máscara.

Figura 1

Después de completada la exposición, la transportadora pasa automáticamente al próximo chip y repite la exposición.
La imagen de la mascara patrón debe estar libre de distorsiones y el error permitido en la alineación es menos de 0,1 micrómetro.
La Fig. 2 muestra el proceso paso a paso de cómo se transfieren los diseños de la máscara a la oblea a través de la técnica de fotolitografía (photolithography)
El diseño (LAYOUT) consiste de una serie de máscaras usadas para crear la estructura del circuito integrado (IC).
Las líneas del diseño muestran la localización de las secciones que se cruzan (cross sections) a través de la oblea de silicio.
Típicamente, se necesitan sólo algunos micrómetros de la parte superior de la oblea para la estructura del dispositivo.
Para poder dibujar las secciones que se cruzan se debe conocer la secuencia de pasos de enmascarado y fabricación.
Cada proceso de fotolitografía y transferencia de patrones involucra 5 pasos (ver Fig. 2):

Figura 2

1. Se hace crecer una película de 500 nanómetros de Dióxido de Silicio (óxido en adelante) sobre la oblea. Para esto se coloca la misma en un horno a elevada temperatura. El silicio reacciona con el oxígeno para formar una película aislante de muy alta calidad.
2. La oblea se cubre uniformemente con una película de 1 micrómetro de material fotosensible (photoresist) aplicando una mezcla de material fotosensible y solvente y rotando la oblea a varias r.p.m. por 30 segundos y luego se hornea para evaporar el solvente.
3. Para el revelado (development), se expone la oblea a una luz ultravioleta (UV). Las áreas de la película fotosensible que fueron expuestas a la radiación ultravioleta se disuelven en una solución alcalina.
4. Después de “cocinar” el photoresist para evaporar residuos del solvente la oblea se sumerge en una cámara de vacío que contiene un plasma de fluor (similar a la descarga de una luz fluorescente). El plasma reacciona con el óxido y lo graba mucho más rápido que lo que se graba la película de photoresist. Una vez que el óxido está grabado sobre las áreas expuestas, el silicio subyacente también es grabado pero mas lentamente. Esto permite terminar la grabación antes de que se erosione el silicio.
5. El paso final consiste en remover el photoresist en un plasma de oxígeno. Este plasma ataca los materiales orgánicos como el photoresist, pero no al silicio o al óxido. De esa manera, el patrón se transfirió a la película de óxido. Cada vez que se graba un patrón se repiten los pasos 1 a 5.

Dopaje por implantación iónica

Se pueden incorporar impurezas aceptoras y donoras en regiones seleccionadas de la superficie superior de la oblea de silicio a través de implantación iónica. Se extraen iones de Boro, Arsénico o Boro de un plasma, se aceleran a través de energías de 20 KeV a 3 MeV y se envían a través de un haz de iones perfectamente dirigido. Este haz es escaneado hasta que la dosis exacta de impureza es implantada en la oblea. La dosis esta medida en iones por unidad de área.
Los iones bombardeados no penetran al óxido aislante, pero si al silicio, una vez que entraron en el silicio, los iones bombardeados son desacelerados y finalmente frenados al colisionar contra la red de silicio. Esto crea una zona dañada cerca de la superficie dado que descolocan a los átomos de sus posiciones originales. La zona dañada pierde su estructura cristalina y se vuelve amorfa. Calentando la oblea a 900 °C, la región dañada se vuelve a cristalizar, en un proceso denominado recocido (annealing). Durante el recocido, la mayor parte de los iones de impureza implantados se introducen en la región recristalizada reemplazando átomos originales y adicionalmente se difunden dentro de la oblea de silicio como se ve en la secuencia de la Fig. 3.

Figura 3

Depósito de películas conductoras y aisladoras

Como en todo circuito se necesitan películas o caminos conductores para el interconexionado microscópico de las distintas zonas. Estos caminos permiten el transporte de señales eléctricas en el dispositivo.
También se necesitan películas aislantes para separar los cruces entre dos o más niveles de interconexiones.
Las películas conductoras están fabricadas con silicio policristalino (polysilicon). Esta fina película conductora se deposita sobre los lugares que la necesitan a temperaturas de 600°C en un proceso de deposición química por vapor (CVD). El polisilicio está dopado con el máximo porcentaje de fósforo.
También se usa el Aluminio para los contactos. El mismo se deposita por pulverización (sputtering) a través de una descarga de plasma.
En cuanto a las películas aislantes, hay varios procesos para depositarlas. El aislante mas usado es Dióxido de Silicio (SiO2), también se agrega algo de Boro y Fósforo para permitir que el material se suavice y fluya a temperaturas de 900°C. Este proceso suaviza y aplana las superficies que son castigadas después de varios depósitos de materiales.

LAYOUT Básico

La Fig. 4 muestra el layout de un resistor, tal como se vería en un programa CAD (Computer Aided Design). A primera vista se espera que estos patrones correspondan exactamente con la máscara usada para la litografía. Pero de hecho, una máscara casi opaca (máscara de campo oscura) oscurecería las otras máscaras, aún con el uso de colores y efectos de “borde” y “relleno” del programa. Con lo cual sería imposible ver los diseños de otras mascaras.
Hay una solución simple, mostrar el negativo, o complemento de la máscara negra al representar el layout. Una máscara de campo claro tiene pocas regiones opacas y se muestra directamente.
Se debe tener siempre presente cuales son los campos oscuros y cuales los claros para producir correctamente las máscaras, de lo contrario se cometerían errores que arruinarían el proceso.

En el Layout del resistor, la máscara de óxido se identifica como una máscara de campo oscura. Dado que se muestra el negativo en el Layout, el rectángulo es claro en la mascara actual.
Es conveniente ver los cortes de las secciones de cruce A-A y B-B después que el óxido fue grabado en el paso 1 Si esta máscara hubiera sido de campo claro, el óxido hubiera sido removido en todas partes excepto en el rectángulo, el cual debería haber sido oscuro en la máscara física. En la Fig. 5 se ven los pasos para fabricar el componente.

Reglas de diseño geométrico

Las superposiciones entre los patrones de diferentes máscaras se especifican en las reglas de diseño geométrico para el proceso. Estas reglas permiten especificar los tamaños y las separaciones y la geometría entre los bordes y secciones de los patrones de diferentes máscaras.
Veamos en las siguientes figuras, el proceso de fabricación de un MOSFET

Figura 6a

Figura 6b

Figura 6c

Seguir leyendo

MOSFET de Canal Corto

Introducción

Desde que comenzó la era de los CI, allá por 1959, los principales drivers (ejes directores) de la industria de los semiconductores fueron:

1. Alcanzar mayores velocidades de operación.
2. Alcanzar mayores escalas de integración (reducir el tamaño de los dispositivos).
3. Reducir el consumo de los dispositivos.

En este tiempo, la longitud de los dispositivos se ha reducido en dos órdenes de magnitud.
Pero en tanto las dimensiones de los MOSFET se reducen, se producen modificaciones en sus características de funcionamiento. Estos efectos conocidos como “efectos de canal corto” incluyen por ejemplo en un MOSFET de acumulación (canal inducido) la variación de la tensión de umbral (V_T) y el incremento de la corriente de subumbral. Resulta muy importante predecir con precisión en un transistor el valor de V_T para con ello definir los niveles lógicos, el margen de ruido y la velocidad y con la corriente de subumbral la disipación de potencia en estado “OFF” y los ciclos de refresco en memorias dinámicas.
Los efectos de canal corto son en general indeseables y deben ser eliminados o por lo menos minimizados para conservar el comportamiento de “canal largo” tanto como sea posible.
A medida que la longitud del canal se reduce los anchos de la zona de transición de la fuente y del drenaje se hacen comparables a la longitud del canal y se puede producir un efecto denominado “punch- through” entre drenaje y fuente que produce la existencia de corriente de drenaje aún en ausencia de canal o el incremento de la misma una vez que el canal está formado. Para evitar este fenómeno se requiere una mayor contaminación de de la zona del sustrato (que luego será canal) a efectos de reducir los anchos de zona de carga espacial de junturas de fuente y sustrato. Una mayor contaminación del canal incrementa la tensión de umbral y a efectos de mantener esta tensión en valores razonables se requiere una capa de óxido más delgada lo que a su vez produce efectos negativos en el funcionamiento y que más adelante serán tratados.
Como se puede ver, los parámetros constructivos del dispositivo están relacionados y se deben aplicar ciertas reglas de “escalado” (Scaling) para optimizar su funcionamiento a medida que su tamaño se reduce.
Aún cuando se apliquen las mejores o estrictas reglas de escalado, a medida que la longitud del canal se reduce la diferencia de comportamiento respecto del canal largo resulta inevitable.
En 1965 los MOSFET más pequeños tenían una longitud de canal (L) del orden de 25 micrómetros, en 2010 es 50/40 nanómetros.
El apartamiento en el comportamiento respecto de un dispositivo de canal largo se muestra en las siguientes figuras.
Se observa que la I_D no se satura y que existe corriente de drenaje aún cuando V_G < 0 (corriente de subumbral).

Como podemos ver en la siguiente figura, la tensión de umbral V_T disminuye a medida que disminuye la longitud del canal y aumenta V_D

Los “efectos de canal corto” surgen como resultado de una distribución en dos dimensiones del potencial eléctrico y de la aparición de intensos campos eléctricos en el canal. La distribución del potencial depende ahora de un campo eléctrico transversal Ex (controlado por las polarizaciones entre compuerta y sustrato) y un campo eléctrico longitudinal E y (controlado por la polarización de drenaje). En otras palabras la distribución de potencial en el canal es ahora en dos dimensiones (hay dos componentes de campo) y la aproximación de canal gradual (GCA) donde Ex es mucho mayor que E y ya no se cumple. Este efecto por diversos motivos resulta en un comportamiento eléctrico indeseable.
A medida que el campo eléctrico aumenta la movilidad de los electrones del canal se hace dependiente del campo y eventualmente ocurre la saturación de la velocidad (recordar que la velocidad de desplazamiento Vn es proporcional al campo eléctrico Ey , y la constante de proporcionalidad es precisamente la movilidad). Si el campo eléctrico aumenta aún más (tal como sucede en la zona de estrangulamiento del canal) se produce la multiplicación de portadores (avalancha) cerca del drenaje dirigiendo corriente hacia el sustrato y por ende un efecto parásito de transistor bipolar.
Los campos eléctricos elevados causan también inyección de portadores (denominados “hot carriers”) en el óxido, cargándolo, con la consecuente variación de la tensión de umbral y la degradación de la transconductancia.
Las consecuencias de los “efectos de canal corto” pueden ser resumidas de la siguiente manera:

1. La tensión de umbral (V_T) no es constante y se reduce con la longitud del canal L.
2. I_D no se satura con la tensión de polarización V_D.
3. I_D no es proporcional a 1/L.
4. Las características del dispositivo se degradan con el tiempo de operación.

Surge entonces una pregunta ¿Cuál es la mínima longitud de canal debajo de la cual se espera que aparezcan los efectos de canal corto?
La respuesta es que Lmín debe ser mayor que la suma de los anchos de las zonas de carga espacial (z.c.e.) asociadas a las junturas de drenaje y fuente, pudiendo precisarse estimativamente entre 0,1 y 1 micrómetro a través de la siguiente fórmula empírica:

Lmín = 0,4[rj.Xo.(W_S + W_D) ² ] ^1/3

Donde:
Xo = espesor del óxido en Amstrong
Lmín: en micrómetros
rj = profundidad de las zonas de drenaje y fuente en micrómetros
W_D = ancho de z.c.e. de la juntura de drenaje en micrómetros
W_S = ancho de z.c.e. de la juntura de la fuente en micrómetros

Se observa entonces que Lmín puede reducirse si se reduce la profundidad de las “islas” de fuente y drenaje, el espesor del dieléctrico y se aumenta la contaminación del sustrato para reducir W_S y W_D.

Principales efectos de canal corto

Modificación de la tensión de umbral (V_T)

En un MOSFET de enriquecimiento de canal corto la tensión de umbral (V_T) se reduce al reducirse la longitud del canal. Esto se explica ante el hecho de que antes de formarse el canal la región de sustrato lindante a la compuerta debe “vaciarse”(depleción). En el MOSFET de canal corto las regiones de fuente y drenaje colaboran con eso, es decir que parte de la carga es balanceada por la carga de las junturas de drenaje y fuente.

De esta manera se requiere menor carga (tensión de compuerta) para llegar a la inversión y eso hace que V_T decrezca. Cuanto menor es L mayor porcentaje de la carga es balanceada por las junturas P-N de fuente y drenaje y mayor es la reducción de V_T.
La variación de VT para canal corto es:

Si se examina la relación

los efectos de canal corto se minimizan si se reduce Xo (espesor del óxido), rj (profundidad de las zonas de drenaje y fuente) y se aumenta N_A.

Como se vio al principio, recordemos la figura que muestra la variación de V_T en función de la longitud del canal y de la tensión de drenaje (V_D). A mayor V_D y menor longitud de canal, la V_T es menor

Efecto parásito de Transistor Bipolar

“Punch through”

La región debajo del óxido de compuerta (subcompuerta) de un MOSFET es de contaminación opuesta al drenaje y fuente, dando como resultado una estructura similar a un transistor bipolar de juntura tipo NPN. Si la distancia entre fuente y drenaje es pequeña, tal como ocurre en los MOSFET de canal corto, resulta comparable al ancho de la base de un TBJ. En estos casos puede suceder que las zonas de transición de drenaje y fuente se solapen produciéndose el efecto de “punch through” o perforación resultando en una notable corriente entre fuente y drenaje que viaja bajo la superficie del sustrato. Esta corriente no está confinada a circular por el canal y la compuerta pierde el control de esta corriente profunda ya que sólo controla a la zona inmediatamente adyacente a la interfase Si/SiO2. Esta corriente que circula por las profundidades entre las zonas de transición aumenta en forma cuadrática con la tensión de drenaje (observar la curva I_D-V_D de la introducción).
El resultado es la existencia de corriente de drenaje aún en ausencia de canal o el incremento de la misma una vez que el canal está formado.

La forma de reducir este efecto es aumentar la contaminación de la región de subcompuerta. Se podría pensar en aumentar la contaminación de todo el sustrato pero ello llevaría al efecto adverso de aumentar las capacidades parásitas. Una práctica común constituye la implantación iónica selectiva en la región debajo de la compuerta que no influya en la contaminación de todo el sustrato.

Efecto avalancha

Un segundo efecto parásito de TBJ involucra el efecto avalancha en la región de drenaje asociado a los elevados campos eléctricos de la zona de depleción y la posterior realimentación positiva, efecto despreciable en los dispositivos de canal largo. Esto limita dramáticamente la máxima tensión de drenaje debido al incremento de la corriente.

El proceso se inicia por un electrón (portador mayoritario) de la corriente del canal, en adelante denominado “hot carrier”, que penetra en la zona de campo eléctrico elevado cerca del drenaje y produce efecto avalancha. Los electrones así generados formaran parte de la corriente de drenaje pero las lagunas se dirigen hacia el contacto de sustrato produciendo caída de tensión y con ello polarización directa de la juntura de fuente incrementando por consiguiente la corriente del canal, el efecto avalancha y así continúa el proceso que puede terminar con la destrucción del dispositivo.

Drain Induced Barrier Lowering (DIBL)

Es un efecto similar al Punch Through. En el DIBL efecto se origina en la reducción de la barrera energética cerca de la fuente por su cercanía con el drenaje. La influencia de la polarización del drenaje hace que se reduzca la barrera de potencial de la juntura de fuente inyectándose más portadores al canal y aumentando la corriente de drenaje tanto por encima como por debajo de la tensión de umbral.

Tenemos que considerar la barrera de potencial (para electrones en un canal n) en la superficie entre fuente y drenaje. Para condiciones de corte, este potencial de barrera (en región p adyacente) impide que los electrones fluyan hacia el drenaje. El potencial superficial esta controlado principalmente por V_G.

Cuando V_G < V_T sólo hay un número limitado de electrones que se inyectan desde la fuente sobre la barrera y que son recolectados por el drenaje (corriente de subumbral). En los MOSFETs de canal largo este potencial de barrera es plano para la mayor parte del dispositivo. Los campos de fuente y drenaje sólo afectan los extremos del canal.
Cuando la longitud del canal se acorta, los campos de fuente y drenaje penetran profundamente en la parte media del canal, con lo cual baja el potencial de barrera entre fuente y drenaje. Esto causa un incremento sustancial de la corriente de subumbral y la V_T disminuye respecto al valor que tiene en el dispositivo de canal largo.
Cuando se aplica una V_D elevada al MOSFET de canal corto, el tamaño de la barrera se reduce aún mas, lo que resulta en una reducción mayor de la V_T. A este efecto se lo conoce como como DIBL (drain – induced barrier lowering).

Efecto de los portadores altamente energizados (Hot Carriers)

Carga del óxido

Algunos portadores (electrones o lagunas) que atraviesan la zona de depleción de drenaje pueden ser acelerados alcanzando suficiente energía para superar la barrera de energía de la interface Si/SiO2 ( 3,1 eV). La carga que queda atrapada en la capa de óxido causa cambios significativos, generalmente el aumento, en la tensión de umbral y la degradación de la transconductancia (gm) debido a la reducción de la movilidad en el canal. Además como la carga del óxido es un efecto es un efecto acumulativo en el tiempo el fenómeno tiende a limitar la vida útil del dispositivo por lo que resulta imperativo minimizarlo.
En los MOSFETs de canal corto, el efecto de la carga en el óxido es mucho mas grave, porque se afecta un porcentaje mayor de la región controlada por la compuerta.
La influencia de la carga en el óxido en estos dispositivos se minimiza formando un drenaje levemente contaminado (ligthly doped drain – LDD) que reduce el campo eléctrico en la vecindad del drenaje y por lo tanto la inyección de portadores en el óxido.
Algunos de estos “hot carriers” (particularmente lagunas) que atraviesan la capa de óxido constituyen corriente de compuerta que debido a su valor despreciable frente a la corriente de drenaje no constituye en sí un problema grave. Lo importante es el daño que causan las cargas que se introducen en el óxido.
No debe confundirse esta corriente con la que se produce por efecto túnel.

Saturación de la velocidad

En el análisis de un MOSFET de canal largo no existía limitación alguna a la velocidad de los portadores mayoritarios a lo largo del canal. La velocidad de corrimiento de los portadores en Si a 300ºK se acerca a un máximo de aproximadamente 10⁷cm/s cuando el campo eléctrico excede 3.10⁴ v/cm para electrones y 10⁵ v/cm para lagunas.
En los MOSFETs de canal corto, hay limitación en la corriente de canal por la saturación de la velocidad. Esto tiene dos efectos principales sobre las curvas características:

1. La I_DSAT se reduce de manera significativa.
2. La I_DSAT exhibe una relación cuasi lineal respecto (V_G – V_T) en contraposición a la relación cuadrática que existe en el dispositivo de canal largo.

Modulación de la longitud del canal

Sabemos que cuando la longitud del canal es comparable al tamaño de la zona de estrangulamiento (ΔL≃L), se produce un aumento de la I_D de pos-estrangulamiento.
Los anchos de la zona de transición de drenaje y fuente (y_D e y_S) reducen la longitud efectiva del canal según la expresión:
Lef = L – y_S - y_D (ver referencias en el dibujo mas abajo)
Esto contribuye a la dependencia de la longitud del canal en función de la tensión de drenaje y provoca la no saturación de la corriente de drenaje en función de dicha tensión lo que produce una leve inclinación de las curvas características de salida.

Escalado (Scaling) de los Dispositivos

La regla ideal para evitar los efectos de canal corto sería simplemente reducir proporcionalmente todas las dimensiones y tensiones de un MOSFET de canal largo de manera de mantener constantes los campos eléctricos. Los principios de este escalado a campo constante se indican en la siguiente tabla:

Parámetro	Factor de escala: E constante	Actual factor de escala	Limitación
L	1/K	/	/
E	1	mayor 1	/
d	1/K	mayor 1/K	Efecto Túnel
rj	1/K	mayor 1/K	Resistencia
VT	1/K	mucho mayor 1/K	Corriente Off
VD	1/K	mucho mayor 1/K	VT del sistema
NA	K	mayor que K	Ruptura de la Juntura

Donde :

L = longitud del canal
E = Campo eléctrico
d = espesor del dieléctrico
rj = ancho de la zona de drenaje y fuente
V_T = tensión de umbral
V_D = Tensión de drenaje
N_A = contaminación del sustrato

Todas las dimensiones del dispositivo incluyendo la longitud y el ancho del canal, espesor del óxido y ancho y profundidad de la juntura son reducidos por el mismo factor de escala. El nivel de contaminación se multiplica por K y todas las tensiones se dividen por K conduciendo a una reducción del ancho de la zona de transición de la juntura de drenaje de aproximadamente K.
Desafortunadamente una norma de escalado tan sencilla se ve obstruida por otros factores que no pueden aumentarse o disminuirse de acuerdo al factor K. Por ejemplo el potencial de contacto sólo varía un 10% para un incremento de 10 veces en la contaminación. El rango de tensión de compuerta entre el vaciamiento y una fuerte inversión en el canal es de aproximadamente 0,5 volt.
Cuando el espesor del óxido de la compuerta se acerca a los nm (nanómetros) comienza a presentar defectos tecnológicos. Otra limitación importante es la aparición de efecto túnel a través del óxido lo que provoca la existencia de corriente de entrada y por lo tanto el incremento del consumo y de la disipación.
Las resistencias serie de fuente y drenaje aumentan cuando se reduce rj lo que es particularmente perjudicial cuando la corriente aumenta. La contaminación del sustrato (canal) no puede incrementarse indefinidamente debido a la ruptura de la juntura PN. La tensión de umbral no puede reducirse hasta valores tan bajos. La reducción en la tensión de alimentación ha sido un factor en el que se ha sido conservador ya que su reducción atenta contra la velocidad del sistema.
Estas limitaciones al escalado se resumen en la tabla y han conducido a los “factores actuales no ideales” que se muestran en comparación con los “factores a campo constante”.
Con estas limitaciones el campo ya no permanece constante y aumenta con longitudes de canal.
Debido a las limitaciones prácticas mencionadas han sido propuestas otras reglas de escalado tales como:

• Escalado a tensión constante.
• Escalado a tensión cuasi-constante.
• Escalado generalizado.

Se ha propuesto otra norma cuya única condición es mantener flexibilidad en los factores. Esto permite que los diversos parámetros del dispositivo se ajusten independientemente mientras se conserva el comportamiento general del dispositivo. Esto es que los parámetros del dispositivo no deben ser modificados por el mismo factor K. Recordemos que la expresión para la mínima longitud de canal con un comportamiento de canal largo es

Lmín = 0,4[rj.Xo.(W_S + W_D)²] ^1/3

Se han discutido algunas reglas de escalado pero podría decirse que se ha llegado a un amesetamiento en la reducción del tamaño de los dispositivos.

Como aspecto positivo puede mencionarse que se están desarrollando tecnologías que han de contribuir al escalado de los dispositivos.
En primer lugar MOSFET´s TriGate construídos en estructuras tridimensionales con cuerpo ultra delgado que prácticamente eliminaran el paso de conducción por efecto “punch-through” con lo que los requerimientos de incremento de contaminación del canal ya no son tan necesarios. (tienen L= 20 nanómetros)
En segundo lugar la investigación orientada a la búsqueda de aislantes de compuerta con mayores constantes dieléctricas ha sido intensa. Los dieléctricos de alto K como el Hafnio, hacen que se reduzca el efecto túnel debido a su pequeño espesor.
En tercer lugar el desarrollo de nuevos materiales, como el GRAFENO , que permitirán dispositivos mas pequeños, de menor consumo y más rápidos.

Seguir leyendo

Junturas MOS (Metal Oxido Semiconductor)

Las junturas MOS son la base de los dispositivos semiconductores mas modernos. En principio el capacitor MOS es una pieza de estudio importante.
Dado que genéricamente se usa como aislante (insulator) el SiO2 (Dióxido de Silicio), se habla de de estructuras MOS (Metal Oxido Semiconductor) aunque también se denominan MIS (Metal Insulator Semiconductor).

El capacitor ideal MOS

d: es el espesor del aislante, también llamado t_OX en otras literaturas técnicas
V (o V_G) es el voltaje aplicado al metal.
Por convención si el positivo se aplica al metal, es polarización directa.
El metal es llamado Gate (compuerta) ya que será el nombre del electrodo del transistor MOSFET cuando esta estructura MOS sea la base del mismo.
El Metal: puede ser Aluminio o un semiconductor degenerado o semimetal (Silicio Policristalino).
El Aislante (Insulator): puede ser SiO2 (Dioxido de Silicio) .
El Semiconductor : Silicio (tipo p o tipo n).

Diagramas de Energía de la estructura MOS

En forma separada, se muestran los niveles de energía en el metal (aluminio en este caso), óxido y semiconductor:

Evacío (vacuum level): nivel del electrón en el vacio, justo en la superficie del material, allí está libre, sin velocidad
Ф = potencial de extracción
qФ = función trabajo del material (energía necesaria para sacar un electrón del Ef del material y llevarlo a Evacio (nivel de vacío)
qФm = función trabajo del metal
qФs = función trabajo del semiconductor
En realidad en los semiconductores los electrones están en la banda de conducción por lo que se usa χ: afinidad electrónica (χ_i para el aislante, χ para el semiconductor)
Para simplificar se elije un metal y un semiconductor tales que

Фm = Фs , donde

 y con lo cual Фms = Фm – Фs = 0

qψ_B es el desnivel energético entre Ei y Ef (también llamado Фi potencial intrínseco de Fermi)
qψ_P es el desnivel energético entre Ef y Ev

Al formar la estructura MOS aparecen las siguientes situaciones

V_G = 0 (Juntura MOS en cortocircuito)

Banda Plana (Flat Band) : es la condición de equilibrio térmico, no hay cargas, no hay campo, no hay corrientes.

Importante: Idealmente el capacitor MOS tiene las siguientes características:

• Bajo cualquier condición de polarización sólo hay cargas en el metal y el semiconductor. No hay cargas atrapadas en las interfaces ni en el óxido.
• Bajo cualquier polarización de continua no hay transporte de portadores través del aislante. La resistividad del aislante es infinita.

V_G ≠ 0 , Polarización del capacitor MOS (con semiconductor tipo p en este caso)

Acumulación: V_G es negativa. El nivel de Fermi del metal se eleva respecto al Ef del Semiconductor y en este último las bandas se curvan hacia arriba en la cercanía del óxido y Ev se acerca a Ef, esto causa una acumulación de portadores mayoritarios (lagunas ya que es material tipo p) cerca del óxido. También se puede ver como que las lagunas son atraídas hacia la interfase con el óxido por el negativo del Gate. Aparece una cantidad de igual cantidad de carga negativa en el lado metal del capacitor para mantener la neutralidad.

Depleción: V_G es positiva y pequeña. El nivel de Fermi del metal desciende respecto al Ef del Semiconductor y en este las bandas se curvan hacia abajo en la cercanía del óxido y Ev se aleja de Ef, esto causa un vaciado (depleción) de portadores mayoritarios (lagunas) cerca del óxido. También se puede ver como que las lagunas son repelidas de la interfase con el óxido por el positivo del Gate. Aparece una cantidad de igual cantidad de carga positiva en el lado metal del capacitor para mantener la neutralidad.

Inversión: si el valor de V_G positivo se incrementa, aumenta la región de vaciado de lagunas y también la presencia de carga negativa en esa zona cercana al óxido. Esto se mantiene hasta que las bandas se curvan tanto hacia abajo (en la cercanía del óxido) que Ei se vuelve menor que Ef . Cuando esto sucede todas las lagunas se retiraron de las inmediaciones de la interface con el óxido y allí ahora hay muchos mas electrones en banda de conducción que lagunas en banda de valencia. Se ha producido la inversión de la naturaleza del material en esa zona próxima al óxido. Tener en cuenta que esto no se produjo por dopaje sino por la aplicación de un campo eléctrico.
La carga negativa en el semiconductor está formada no sólo por electrones en la banda de conducción sino por impurezas aceptoras ionizadas . Y nuevamente aparece una cantidad de igual cantidad de carga positiva en el lado metal del capacitor para mantener la neutralidad.
La inversión comienza cuando Ei = (Ec-Ev)/2 cruza Ef .
Si la concentración de electrones en la superficie próxima al óxido permanece pequeña se conoce como inyección débil. Si V_G se incrementa de manera tal que la concentración de electrones iguala o aún supera a la de lagunas en equilibrio térmico, se llega a una inversión fuerte.
Con V_G ≠ 0, el nivel de Fermi (Ef) aparece quebrado en el óxido ya que al no haber portadores varía bruscamente. Y en el metal y el semiconductor permanece horizontal al no existir corriente.

Efectos capacitivos en la estructura MOS

Cuando se aplica una tensión V_G parte de esta aparece como una caída de potencial a través del óxido (Vox) y el resto aparece como un potencial Ψs en el silicio :

La condición práctica para que haya un canal útil es que Ψs > 2 Ψ_B donde Ψs es el potencial superficial de Fermi y Ψ_B es el potencial intrínseco de Fermi.

V_G = V_OX + Ψs
V_OX = - Qs/Cox
Cox = Єox/t_OX : capacidad por unidad de área en el óxido ; t_OX: espesor de capa de óxido

Cox permanece constante para un dado espesor del óxido
Como se deduce del dibujo Q_M= – Qs. El signo – Qs es porque la carga en el metal es siempre igual pero de signo opuesto a la carga en el semiconductor.
Si V_G es negativa → +Qs, si V_G es positiva →-Qs
Suponemos que no hay cargas atrapadas en el óxido ni en la interfase óxido-semiconductor.
Q_S = Q_i + Q_d : carga total por unidad de área inducida en el semiconductor.
Q_i: Carga en la zona de inversión
Q_d. Carga en la zona de depleción

C: capacidad total del MOS = (d(-Qs))/(dV_G )

Al variar V_G, varía Ψs y eso provoca un efecto capacitivo en el Semiconductor (Csi )

Csi = (d(-Qs))/(d Ψs) donde Csi = C_d + C_i
C_d : Capacidad de la zona de depleción, depende de los portadores mayoritarios del semiconductor (lagunas por ser Si tipo p) que responden bien a las frecuencias bajas y altas.
C_i: Capacidad de la zona de inversión, depende de los portadores minoritarios (electrones en este caso) que responden sólo a señales de baja frecuencia.

Cox y Csi están conectadas en serie por lo cual:
1/C = 1/Cox + 1/Csi

Curvas C-V ideales del MOS

Las características C-V del capacitor MOS son una herramienta poderosa para el especialista en dispositivos, ya que revelan la naturaleza interna de la estructura y permiten identificar desvíos respecto al comportamiento ideal tanto en el óxido como en el semiconductor. Durante la fabricación de los dispositivos es habitual el control de las características C-V.
En los capacitores MOS hay varias curvas C-V dependiendo de la polarización y de la frecuencia de la señal aplicada. Para un dado espesor del aislante (d), el valor de Cox es constante y corresponde a la máxima capacidad del sistema. Pero la capacidad de semiconductor Csi no sólo depende de la polarización ( o Ψs) sino que es función de la frecuencia de medición. La principal diferencia ocurre en régimen de inversión, especialmente en inversión fuerte.

Análisis en Baja Frecuencia

Acumulación: cuando V_G (V en el gráfico) es negativa el capacitor MOS está en acumulación y la Csi es muy elevada por lo que la Ctotal ~ Cox.
Flat Band: Si V_G=0 el MOS está prácticamente en Flat Band entonces C= C_fb donde C_fb es un poco menor que Cox.
1/C_fb = 1/Cox + 1/Csi donde Csi = Єsi/Ld con Ld : Longitud de Debye
Depleción: si V_G es ligeramente positiva, las lagunas del semiconductor se empiezan a escapar de la zona cercana al óxido y Csi= Єsi/Wd donde Wd es el ancho de la zona de depleción.
Entonces el ancho de la zona de depleción actúa como un dieléctrico en la superficie del semiconductor en serie con el óxido y la capacidad total continúa disminuyendo.
Inversión: si V_G sigue aumentando llegará un punto donde C deja de disminuir (llega a Cmin), es cuando ocurre la inversión. Una vez que la capa de inversión se forma , la Ctotal empieza a crecer ya que la Csi depende mucho mas de la carga de la capa de inversión que de la carga de la zona de depleción.
Con bajas frecuencias de la V_G aplicada , C total rápidamente alcanza el valor de Cox es la curva (a).

Análisis en Alta Frecuencia

El análisis anterior asume que la carga de la capa de inversión (portadores minoritarios) es capaz de seguir las variaciones de la señal alterna aplicada. Esto es cierto si la frecuencia de la señal aplicada f es
f ≤ 1/ tiempo de respuesta de portadores minoritarios
Para f > 100 Hz la carga de la capa de inversión no responde a las variaciones de la señal de alterna, sólo la carga de la zona de depleción (portadores mayoritarios) puede responder a la señal alterna por lo tanto :
Csi ~ Cdepleción y C→C’min y la curva para alta frecuencia es la curva (c).
En caso de frecuencias intermedias influyen en Csi tanto Cinversión como Cdepleción y la curva es la (b).
Si no se forma la capa de inversión y V_G es positiva, de manera de estar en depleción profunda, la capacidad C cae por debajo de la Cmin hasta que la aceleración por impacto tiene lugar y puede haber ruptura del Semiconductor, es la curva (d).

La depleción profunda no es una condición estable, si un capacitor MOS es llevado a ese estado, su capacidad gradualmente se incrementará hacia C’min hasta que los portadores minoritarios generados térmicamente reconstruyan la capa de inversión y restablezcan el el estado de equilibrio.
El tiempo que le lleva al capacitor MOS recobrarse de la depleción profunda y volver al estado de equilibrio (ir de curva d a curva c) se denomina Tiempo de Retención y es un buen indicador de la densidad de defectos en la oblea de Silicio usada para la fabricación de los dispositivos.

Conclusión

En acumulación (V_G < 0), es de esperar que la Cideal de la juntura MOS sea aprox. constante e igual a Cox. Con V_G = 0 , Cideal disminuye un poco (Cfb). Cuando V_G > 0 que decrezca en la zona de vaciamiento y:

1. En bajas frecuencia que vuelva a ser constante y máxima de nuevo cuando V_G > 0 ya dentro de la zona de inversión.
2. En Frecuencias altas Cideal en inversión se mantiene constante en C’min.

El Capacitor MOS NO IDEAL - Efectos que alteran las curvas C-V

Efectos de la función trabajo y de la depleción en el Metal

Función trabajo y tensión de Flat Band en el metal (Gate):
Hasta aquí vimos un capacitor MOS ideal, sin carga en el óxido y sin diferencias entre la función trabajo del metal y la del semiconductor, sin embargo en la práctica Φm ≠ Φs y además con V_G =0 hay un campo eléctrico ≠ 0 en el óxido, con una ligera curvatura en las bandas del semiconductor como se ve en la fig. (a):

Como consecuencia de esto, con V_G =0, Ef metal ~ Ef semic. y Evacío semic. > Evacío metal, es decir no se cumple la condición teórica de banda plana.
El campo en el óxido acelera los electrones hacia el metal (gate) y al mismo tiempo las bandas en el semiconductor se curvan hacia abajo (depleción) de manera de producir un campo en el semiconductor en la misma dirección que en el óxido.
Para restablecer la condición de Flat Band y contrarrestar la ddp interna se debe aplicar al metal (gate) una tensión negativa igual a la diferencia entre Φm y Φs, (Φms ) ,como se ve en la fig. (b)
Debido a esto, el punto de Banda Plana estará desplazado lateralmente Φms según el eje de tensión como se ve en la figura :

Efecto de la contaminación (dopaje) en el metal (gate):
Dado que como metal se usa un semiconductor degenerado o semimetal (Silicio Policristalino normalmente), si el mismo no está fuertemente dopado aparecen en él efectos de depleción. Esto provoca la aparición de una capacidad adicional en serie con Cox que contribuye a reducir la carga en la capa de inversión y degradar la transconductancia del MOSFET.
Con lo que nos quedaría: 1/C = 1/Cox + 1/Csi + 1/Cp
donde Cp = Capacidad de la zona de depleción en el gate.
A mayor concentración de impurezas en el metal menor efecto de depleción en el gate y Cox → Cox máxima como se ve en la figura próxima:

Efecto de la carga en el óxido y en la interfase óxido-semiconductor

Hasta aquí asumimos que el SiO₂ es un aislante ideal, sin carga en el mismo y sin intercambio de cargas con el semiconductor.
En realidad no hay neutralidad completa entre el SiO₂ y el Si; se pueden presentar:

• Cargas móviles ionizadas.
• Electrones y lagunas atrapados en la capa de óxido.
• Cargas fijas inducidas en el óxido durante el proceso de fabricación.
• Cargas atrapadas en los llamados “estados superficiales” en la interfase SiO₂-Si

Veamos la influencia de cada una de ellas:

Influencia de las cargas móviles ionizadas: Son iones positivos de Potasio (K⁺) y Sodio (N_a⁺) introducidos durante el proceso de fabricación, reducen la movilidad de los portadores en el canal de los MOSFETs al acercarse a la superficie del semiconductor.
Influencia de electrones y lagunas atrapados en la capa de óxido: Son pares electrón-laguna generados en el óxido p.e. por radiación ionizante durante la fabricación de circuitos VLSI o introducidos en el óxido por efecto tunel o inyección de “portadores calientes” (hot carriers).
Influencia de cargas fijas inducidas en el óxido durante el proceso de fabricación: Son cargas positivas localizadas en el óxido cerca de la interfase con el semiconductor. Dispersan a los portadores reduciendo la movilidad de los mismos en el canal de los MOSFETs
Influencia de cargas atrapadas en los llamados “estados superficiales” en la interfase óxido-semic.: Existen estados con energía permitida en la banda prohibida del semiconductor localizados en la interfase con el óxido, allí, pueden quedar atrapados electrones y lagunas. Esto provoca un efecto capacitivo adicional cuyo resultado es reducir la movilidad de los portadores del canal, equivalente a una reducción de la corriente de conducción en los MOSFETs.
También estos “estados superficiales” provocan la aparición de “centros de generación –recombinación” que provocan corrientes de fuga.
Una post-metalización de hidrógeno o una inmersión en un ambiente de hidrógeno a 400 °C minimiza la densidad de estos estados.

Efecto de las trampas de interfase y de la carga del óxido en la características de los dispositivos

Estas cargas en el óxido y en la interfase con el semiconductor tienen 3 efectos importantes en las características de los dispositivos.
las cargas en el óxido o en la interfase al interactuar con las cargas en el silicio cerca de la superficie provocan cambios en la distribución de carga en el silicio y en el potencial superficial Ψs. Esto provoca cambios en la tensión de Gate (V_G) , recordar que V_G = V_OX + Ψs
Dado que la densidad de cargas atrapadas en la interfase cambia con los cambios en el potencial superficial aparece un efecto capacitivo adicional en paralelo con Csi , entonces la C total queda:
1/C = 1/Cox + 1/(Csi+Cti)
donde Cti = Capacidad de las trampas en la interfase
Las trampas de interfase pueden actual como “centros de generación- recombinación” los cuales causan la disminución del tiempo de vida medio de los minoritarios trayendo problemas donde los dispositivos necesitan tiempos de vida considerables por lo cual se trata de minimizar la densidad de estados superficiales durante la fabricación de los dispositivos. También las trampas de interfase contribuyen a la aparición de efecto tunel banda a banda especialmente cuando los campos a través de la juntura p-n son elevados provocando aumento de la corriente de fuga.

Efecto del Campo Eléctrico Elevado

El campo eléctrico elevado acelera los portadores aumentando su energía promedio; cuando el aumento del campo es considerable ocurren una serie de fenómenos físicos que tiene gran importancia en los dispositivos construidos mediante técnicas de VLSI. Estos fenómenos se pueden resumir en:

Ionización por impacto y ruptura por avalancha

La clásica avalancha de portadores con la juntura p-n polarizada en inversa. La tensión de ruptura en los MOSFETs se calcula experimentalmente ya que la relación entre velocidad de ionización y perfiles de dopaje no se conoce con exactitud.

Efecto Tunel banda a banda

Si la tensión inversa en una juntura p-n provoca un campo de 10⁶ V/cm. puede aparecer un significante efecto tunel desde la B.Val. lado p a la B.cond. lado n.
En el scaling (reducción del tamaño al integrar por VLSI) de los MOSFETs aumenta la contaminación y los perfiles de la juntura son mas abruptos con lo cual aumenta la probabilidad de efecto tunel (tunneling) .
Esto provoca aumento de las corrientes de fuga y es un problema especialmente en la fabricación de memorias DRAM (Dinamic Random Access Memory) donde las corrientes de fuga deben ser muy bajas.

Efecto Tunel dentro y a través del óxido

Si V_G es positiva y elevada, puede haber efecto tunel de los electrones de la capa invertida del semiconductor dentro y a través de la capa de óxido y así elevar la corriente de gate.
En forma similar si V_G es negativa y elevada puede haber efecto tunel desde el metal dentro y a través de la capa de óxido y también elevar la corriente de gate.

Inyección de “portadores calientes” (hot carriers) del semic. al óxido

Si la región de campos eléctricos elevados se localiza cerca de la interfase SiO2-Si, algunos electrones y lagunas pueden adquirir la suficiente energía como para vencer la barrera de la interfase y penetrar en el óxido. En general los electrones por tener menor masa efectiva tienen mas probabilidad de pasar al óxido que las lagunas.

Altos campos en diodos de compuerta

En los diodos de compuerta los campos eléctricos elevados provocan aumento en las corrientes de fuga.

Ruptura dieléctrica

Los campos eléctricos elevados pueden provocar la ruptura de la capa de óxido. La misma puede ser abrupta (violenta) o gradual. Es mas importante en los dispositivos basados en CMOS.

Seguir leyendo

Transistor de Efecto de Campo de Juntura - JFET

Es el primer miembro de la familia FET y si bien no es el más importante en este momento, vale la pena destacar su principio de funcionamiento no sólo por una cuestión didáctica sino por sus propiedades que se siguen aprovechando en diversas aplicaciones.

Características constructivas

El JFET de crecimiento epitaxial se fabrica partiendo de un sustrato p muy contaminado. Sobre el mismo se deposita una capa delgada (epitaxial= epi: superficie) de material n, con lo cual se forma una juntura p⁺n entre sustrato (p⁺) y la zona que va a ser el canal (n). La z.c.e. de esa juntura penetra casi exclusivamente en la zona n ya que ésta tiene menor contaminación. Luego se aplican dos difusiones de material tipo n⁺ para los contactos de fuente y drenaje. Finalmente por difusión planar se deposita una zona p⁺ para el contacto de compuerta y esto determina la aparición de otra juntura p⁺n ahora entre compuerta (p⁺) y la zona que va a ser el canal (n). También en esta juntura la zona n soporta la mayor parte de la z.c.e. de esa juntura.
De esta forma aparece un canal n entre fuente y drenaje rodado por ambos lados de una z.c.e. de la juntura compuerta-canal y de la juntura sustrato-canal.

Análisis cualitativo de funcionamiento

Efecto de una polarización negativa a la compuerta

Mantenemos el sustrato conectado a la fuente. Al aplicar una V_G negativa a la compuerta se polariza en inversa la juntura compuerta canal y el ancho el canal disminuye al aumentar la z.c.e. de dicha juntura (con lo cual se reduce la conductancia del canal). Si la V_G se hace mas negativa, este efecto de aumento de la z.c.e. de la juntura compuerta-canal se agudiza pudiéndose incluso en el extremo cerrase el canal completamente.

Efecto de una polarización positiva al drenaje

Al aplicar una V_D positiva empieza a circular corriente entre fuente y drenaje, la I_D inicialmente crece en forma lineal con V_D . Pero al mismo tiempo la tensión V_D positiva provoca una polarización inversa de las junturas compuerta-canal y sustrato-canal cuyas z.c.e. se empiezan a engrosar especialmente el la parte cercana al drenaje que es donde cae la mayor parte de V_D . Es decir el canal se empieza a angostar en las cercanías del drenaje.
Mientras, la I_D sigue creciendo pero con una pendiente menor ya que el canal se esta angostando en las cercanías del drenaje.
Llegará un momento para una cierta V_D positiva donde los frentes de ambas z.c.e. se tocan y allí se dice que el canal está estrangulado. Ahora la corriente que viene por el canal, para llegar al drenaje tiene que atravesar la z.c.e. de las junturas conectadas.
Recordemos que en esa z.c.e. hay campo eléctrico de los iones fijos, y es ese campo el que se encarga de “impulsar” a los portadores para que sigan viaje al drenaje.
A partir del momento en que se estranguló el canal, por mas que V_D siga aumentando, ese campo eléctrico seguirá aumentando pero la I_D no sigue creciendo, ya que depende de la cantidad de electrones que provee el canal y no de la intensidad del campo.
Entonces I_D se satura en ese valor y no crece más, como lo muestra la siguiente figura:

Efecto combinado de una polarización positiva al drenaje y negativa a la compuerta

Si se aplican simultáneamente una V_D positiva y una V_G negativa, el canal se estrangula mas abajo y la I_D disminuye y se satura mas abajo como muestra la familia de curvas de salida I_D-V_D(ver análisis cuantitativo)

Análisis cuantitativo de funcionamiento

Un dato característico de estos dispositivos es la V_p tensión de pinch off (estrangulamiento) y es la d.d.p. entre V_D a la altura y (V_Y) y V_G.

Acá la expresión analítica de I_D se puede escribir:

donde

conductancia máxima del canal (a: ancho del canal, b: espesor del canal, L : longitud del canal)

Y las curvas analíticas son como muestran la siguiente figura:

Seguir leyendo

Dispositivos de Memoria con MOSFET

Los microprocesadores y microcontroladores necesitan de algunos tipos de memoria bien definidos:

• Memoria para el almacenamiento temporario de Datos comúnmente llamada RAM “Random Access Memory”.
• Memoria para el almacenamiento permanente de Programas (firmware) que han ido evolucionando con la tecnología desde las ROM “Read Only Memory”, pasando por las PROM “Programmable ROM” & EPROM “Erasable PROM”, para actualmente recurrir a las Flash.
• Memoria para el almacenamiento cuasi permanente de Parámetros de Configuración del Programa comúnmente conocidas como EEPROM o E2PROM “Electricaly EPROM”.

Las RAM son memorias en las que se puede escribir, leer, borrar y volver a escribir, aquí la información memorizada se mantiene durante un tiempo breve (5 mseg. aprox.) normalmente en menos que ese tiempo se sustituye la información almacenada por una nueva. Pero si se quisiera mantener habría que renovarla periódicamente (lo que se hace por seguridad cada 2 mseg.). Son memorias volátiles. Se construyen basadas en MOSFETs y en CMOS.
Las ROM son memoria de sólo lectura que salvo necesidad se graban una vez y para siempre. Formadas por transistores MOSFET modificados que permiten retener la carga por más tiempo (desde décadas a 100 años). Por eso se llaman memorias no volátiles

Clasificación de memorias volátiles y no volátiles

Ejemplo de memoria volátil elemental: Tomemos un MOSFET de canal n en modo enriquecimiento, su conducción depende que haya canal o no. Si V_G= 0, no hay canal y el dispositivo no conduce, la salida es un cero. Si V_G > V_T, el dispositivo conduce y tenemos un 1 a la salida. Un capacitor a la salida almacena información de acuerdo con la presencia o ausencia de señal.

Un chip de memoria, se fabrica integrando un gran número de transistores MOS FETs, cada uno debe relacionarse con un capacitor, que también es una capacidad MOS, y el conjunto constituye una unidad de memoria. Un chip de 16Mbits, requiere 16.000.000 de MOS FETs  integradas en una capa y otros 16.000.000 de capacidades MOS integradas en otra capa interconectada con la anterior. Además se integran una cantidad de circuitos para la localización de las direcciones de memoria y para lectura y escritura de la información en celdas.

Célula de memoria elemental, bajo la acción de la compuerta, el MOS FET conduce y carga o descarga el condensador.

Dentro de las memorias no volátiles veremos las EEPROM y las FLASH EEPROM

Las EEPROM (Electrically Erasable Programming ROM) pueden ser borradas no sólo eléctricamente sino que se deben seleccionar direcciones de byte a borrar. Para esto se necesita que cada celda tenga dos transistores (uno se necesita para elegir la celda)
Las FLASH EEPROM, se pueden borrar eléctricamente, pero sólo a través de un bloque simultáneo de celdas. Se pierde la posibilidad de seleccionar direcciones de byte, pero mantiene una celda de un transistor.
Si se modifica el electrodo de compuerta de un MOSFET tradicional, se puede almacenar carga en forma permanente en el mismo y el nuevo dispositivo se transforma en un dispositivo de memoria no volátil.
Hay varios tipos de memorias no volátiles : las de compuerta flotante (FAMOS – Floating Gate Avalanche Inyection MOS y SAMOS Stacket Gate Avalanche Inyection MOS) y los dispositivos de carga atrapada (MNOS –metal, nitride, oxide, semic.- y MONOS -metal, oxido, nitride, oxide, semic.-) .

Dispositivos de memoria de compuerta flotante

En una memoria de compuerta flotante, la carga es inyectada a dicha compuerta flotante para cambiar la tensión umbral ( V_T).

Escritura o Programación (programming)

Existen dos modos de programación:

1. Inyección de Hot carriers.
2. Inyección por efecto túnel Fowler Nordheim.

Inyección de Hot Carriers

La Fig. 1, parte (a), muestra el mecanismo de inyección de hot carriers. Cerca del drenaje, el campo lateral está a su mayor nivel. Los portadores del canal (electrones) adquieren energía del campo y se vueven hot carriers. Cuando su energía es mayor que la barrera de potencial de la interfase Si-SiO₂, se pueden inyectar a la compuerta flotante.. Al mismo tiempo, el campo eléctrico elevado induce ionización x impacto. Estos electrones de alta energía también son inyectados a la compuerta flotante. Esta corriente se comporta como el equivalente de una corriente de compuerta en un MOSFET convencional y su pico se alcanza cuando V_FG = V_D, donde V_FG es el potencial de la compuerta flotante.

Figura 1

En la Fig. 1, parte (b), vemos el mecanismo de inyección de hot carriers usando avalancha drenaje-sustrato. Aquí, V_FG es mas negativo y la que se inyecta son “lagunas calientes” (hot holes). Este método es menos efectivo y prácticamente ya no se usa.

Inyección por efecto túnel Fowler Nordheim

También los electrones se pueden inyectar a la compuerta flotante por efecto túnel.
El efecto túnel Fowler Nordheim es una combinación de excitación térmica para alcanzar la parte superior y más delgada de la barrera de potencial y luego provocar el efecto túnel por la parte mas delgada de la barrera.

En el modo programación, el campo eléctrico a través de la capa de óxido inferior es el más crítico.
Cuando se aplica V_G positiva al la compuerta de control, se establece un campo eléctrico en cada capa de aislante.
Por Gauss:

Donde los subíndices 1 y 2 corresponden respectivamente al óxido inferior y al superior y Q (negativa) es la carga almacenada en la compuerta flotante.
De ambas ecuaciones podemos obtener:

La corriente de transporte en aisladores es una fuerte función el campo eléctrico. Cuando el transporte es vía efecto túnel Fowler-Nordheim, la densidad de corriente se puede escribir como:

Donde C₄ y Eo son constantes que dependen de la masa efectiva y del tamaño de la barrera.
Ya sea por inyección de hot carriers o por efecto túnel como mecanismo de programación, después de la operación de carga, la carga total almacenada Q es proporcional a la corriente inyectada. Estas cargas al interactuar con las cargas de la capa de inversión producen un cambio en la conductividad del canal, lo cual causa un desplazamiento ΔV_T en la tensión umbral:

Este desplazamiento en la tensión umbral se puede medir directamente como se ve en la Fig. 2.
Alternativamente, la tensión umbral pude ser medida desde la conductancia de drenaje. La variación de V_T significa un cambio en la conductancia de drenaje o salida (g_d) del MOSFET. Para pequeñas g_d, podemos escribir:

Después de alterar la carga en la compuerta flotante por Q (carga negativa), el gráfico g_d -V_G o el equivalente I_D -V_G se desplaza a la derecha ΔV_T como se ve en la Fig. 2

Figura 2

Borrado (Erasing)

Para borrar la carga almacenada, una polarización negativa se aplica a la compuerta de control o una polarización positiva en la fuente/drenaje. Este proceso es la inversa del proceso de efecto tunel descripto anteriormente, ahora los electrones almacenados se retiran por efecto túnel de la compuerta flotante al sustrato.

Lectura (Reading)

Cuando se lee, se aplica a la compuerta de control una tensión V_G intermedia entre los puntos ΔV_T de la Fig. 2 y el MOSFET conducirá o no dependiendo de la tensión umbral V_T de la celda que a su vez depende de si la compuerta flotante esta cargada o no. La circulación de corriente es sensada y forma un código binario reproduciendo el dato almacenado.

Diagramas de energía en el MOSFET de compuerta flotante

Para entender la secuencia de programación y borrado de un MOSFET de compuerta flotante podemos ayudarnos con los diagramas de energía.

• En la Fig. 3 (a) vemos la estructura en el estado inicial.
• En la Fig. 3 (b), los electrones pudieron ser inyectados en la compuerta flotante por hot carriers o efecto túnel a través de la barrera.
• En la Fig. 3 (c) se observa que la carga negativa acumulada en la compuerta flotante eleva la tensión umbral comparada con la condición inicial.
• En la Fig. 3 (d) los electrones son retirados de la compuerta flotante por efecto túnel desde la compuerta flotante hasta el sustrato.

Figura 3

En ambas operaciones, programación y borrado es importante modular el potencial de compuerta flotante eficientemente a través de la tensión aplicada a la compuerta de control. Un parámetro importante en las memorias de compuerta flotante es la relación de acoplamiento que determina la porción de la tensión de la compuerta de control que se acopla capacitivamente a la compuerta flotante:

Donde C'₁ y C'₂ son las capacidades asociadas con los óxidos inferior y superior respectivamente. Notar que en la práctica, las áreas de compuerta de control y compuerta flotante no son necesariamente iguales. Con frecuencia la compuerta de control se envuelve alrededor de la compuerta flotante, de esa forma el capacitor superior ( C'₂) tiene un área mayor.
El potencial de compuerta flotante esta dado por : V_FG = R_CG . V_G
En la práctica el óxido inferior tiene ≅80Å mientras que el óxido superior tiene ≅140Å y la relación de acoplamiento es R_CG ≅ 0,5-0,6.
Las primeras EPROM se fabricaban usando Polisilicio altamente dopado para la compuerta flotante. El dispositivo que usa avalancha sustrato-drenaje se conoce como Floating-gate avalanche-injection MOS (FAMOS). La compuerta de Polisilicio está embebida en óxido y está completamente aislada. Para inyectar cargas en la compuerta flotante (programación), la juntura de drenaje esta polarizada para ruptura x avalancha y las lagunas en el plasma de avalancha son inyectadas desde el drenaje a la compuerta (los primeros FAMOS eran de canal p). Para borrarlas se usaba luz ultravioleta o rayos x. El borrado eléctrico no se usaba porque los dispositivos no tenían compuerta externa.

Figura 4 FAMOS

Para permitir el borrado eléctrico se ha hecho muy popular la estructura apilada. Se trata del llamado SAMOS (Stacked Gate Avalanche Inyection MOS MOS). La compuerta de control externa permite el borrado eléctrico y mejora la eficiencia de programación.

Figura 5 SAMOS

En las EEPROM es más común usar efecto túnel cono mecanismo de inyección para programar. Un reciente dispositivo comercial llamado transistor FLOTOX (Floating Gate Tunnel Oxide), confina el efecto túnel a una pequeña área sobre el drenaje y se mejoran mucho los tiempos de programación y borrado.

Figura 6 FLOTOX

Seguir leyendo